ในอินเทอร์เฟซการส่งสัญญาณปัจจุบันของระบบโทรทัศน์ที่ออกอากาศ DVB-C มีมาตรฐานอินเทอร์เฟซการส่งวิดีโอ MPEG-2 สองมาตรฐาน: ASI อินเทอร์เฟซอนุกรมแบบอะซิงโครนัสมาตรฐานและ SPI อินเทอร์เฟซแบบขนานซิงโครนัส SPI มีสัญญาณที่มีประโยชน์ทั้งหมด 11 สัญญาณ และแต่ละสัญญาณจะแยกออกเป็นสองสัญญาณเพื่อปรับปรุงการป้องกันการรบกวนในการส่งสัญญาณ มันถูกส่งโดย DB25 บนฟิสิคัลลิงค์ ดังนั้นการเชื่อมต่อจึงซับซ้อนและมากมาย ระยะการส่งสั้น และมีแนวโน้มที่จะล้มเหลว อย่างไรก็ตาม SPI เป็นสัญญาณ 11 บิตแบบขนานพร้อมการประมวลผลที่ง่ายและความสามารถในการปรับขนาดที่แข็งแกร่ง ดังนั้นเอาต์พุตของตัวเข้ารหัสวิดีโอ MPEG-2 ทั่วไปและอินพุตของตัวถอดรหัสวิดีโอจึงเป็นสัญญาณ 11 บิตแบบขนานมาตรฐานทั้งหมด ASI ใช้การส่งข้อมูลแบบอนุกรม ซึ่งต้องการเพียงสายโคแอกเชียลในการส่งสัญญาณ ซึ่งเชื่อมต่อได้ง่ายและมีระยะการส่งข้อมูลที่ยาวนาน ตามข้อดีและข้อเสียของ SPI และ ASI จำเป็นต้องแปลงระหว่าง SPI และ ASI ของสัญญาณการส่งสัญญาณ
1 โครงสร้างสัญญาณ SPI
SPI ของระบบส่งข้อมูลแบบขนานประกอบด้วยสัญญาณนาฬิกา สัญญาณข้อมูล 8 บิต สัญญาณการซิงโครไนซ์เฟรม PSYNC และสัญญาณ DVALID ที่ถูกต้องของข้อมูล สัญญาณการซิงโครไนซ์เฟรมสอดคล้องกับไบต์การซิงโครไนซ์ 047H ของแพ็กเก็ต TS สัญญาณ DVALID ใช้เพื่อแยกแยะความยาวของแพ็กเก็ต TS เป็น 188 ไบต์หรือ 204 ไบต์ เมื่อความยาวแพ็กเก็ต TS เท่ากับ 188 ไบต์ สัญญาณ DVALID จะสูงเสมอ และสัญญาณทั้งหมดจะซิงโครไนซ์กับสัญญาณนาฬิกา รูปแบบข้อมูล SPI จะแสดงในรูป
2 อินเตอร์เฟส ASI
สตรีมการขนส่ง ASI สามารถมีอัตราข้อมูลที่แตกต่างกัน แต่อัตราการส่งข้อมูลจะคงที่ 270Mbps ดังนั้น ASI จึงสามารถส่งและรับข้อมูล MPEG-2 ในอัตราที่แตกต่างกัน ระบบส่งกำลัง ASI เป็นโครงสร้างชั้น เลเยอร์สูงสุดและเลเยอร์ที่สองใช้มาตรฐาน MPEG-2 ISO/IEC 13818- (ระบบ) และเลเยอร์ที่ 0 และ 1 เป็นช่องสัญญาณไฟเบอร์ของ FC ตาม ISO/IEO CD 14165-1 FC รองรับสื่อรับส่งสัญญาณทางกายภาพที่หลากหลาย โซลูชันนี้ใช้การส่งสัญญาณด้วยสายเคเบิลโคแอกเซียล
ขั้นแรก ให้แปลงคำรหัส 8 บิตของแพ็คเก็ตการขนส่ง MPEG-2 ที่ซิงโครไนซ์กับแพ็คเก็ตเป็นคำรหัส 10 บิต ในการแปลงแบบขนาน/อนุกรม เมื่อจำเป็นต้องป้อนคำใหม่และแหล่งข้อมูลยังไม่พร้อม ควรแทรกคำซิงโครไนซ์ A K28.5 เพื่อให้ได้อัตราการส่งข้อมูลคงที่ของ ASI ที่ 270Mbps สตรีมบิตอนุกรมที่เป็นผลลัพธ์จะถูกส่งไปยังขั้วต่อสายโคแอกเซียลผ่านวงจรบัฟเฟอร์/ไดรฟ์และเครือข่ายการมีเพศสัมพันธ์ มีสามวิธีในการแทรกคำรหัสการซิงโครไนซ์: ไบต์เดียวของสตรีมรหัสส่งไม่สามารถเป็นคำซิงโครไนซ์ก่อนและหลัง; ไบต์เดียวของสตรีมรหัสการส่งต้องเป็นคำซิงโครไนซ์ก่อนและหลัง หรือทั้งสองอย่างรวมกัน
ข้อมูลที่ได้รับซึ่งมาถึงสายโคแอกเซียลต้องเชื่อมต่อกับวงจรก่อนเพื่อกู้คืนนาฬิกาและข้อมูลผ่านตัวเชื่อมต่อและเครือข่ายการมีเพศสัมพันธ์ จากนั้นทำการแปลงแบบอนุกรม/ขนาน ในการกู้คืนการซิงโครไนซ์ไบต์ ตัวถอดรหัส ASI จะต้องค้นหาคำซิงโครไนซ์ K28.5 ก่อน เมื่อค้นหาคำซิงโครไนซ์ ขอบเขตจะถูกกำหนดเขตสำหรับข้อมูลที่ได้รับในภายหลัง ดังนั้นจึงสร้างการจัดเรียงไบต์ที่ถูกต้องของไบต์เอาต์พุตตัวถอดรหัส ในที่สุด การแปลง 10/8 บิตจะดำเนินการเพื่อกู้คืนข้อมูลสตรีมโค้ด MPEG-2 TS ที่ซิงโครไนซ์แพ็คเก็ต แต่คำซิงค์ K28.5 ไม่ใช่ข้อมูลที่ถูกต้อง ดังนั้นจึงต้องลบออกในระหว่างการถอดรหัส
3 รูปแบบการใช้งานอินเทอร์เฟซ ASI
ในรูปแบบนี้ สตรีมโค้ด MPEG-2 TS มีให้โดยตัวเข้ารหัส MPEG-2 แบบชิปเดียว MB86390 ซึ่งส่งสัญญาณออกแบบขนาน 11 บิตที่สอดคล้องกับมาตรฐาน SPI และความยาวแพ็กเก็ต TS คือ 188 ไบต์ ในรูปแบบการแปลง SPI/ASI ส่วนใหญ่จะใช้ชิป cyb923/cyb933 ของบริษัท cypress, FIFO แบบอะซิงโครนัสและ CPLD ของโปรแกรมเมอร์ลอจิก
cyb923 ส่วนใหญ่ตระหนักถึงการแปลง 8/10 บิตของ codeword แทรกคำซิงโครไนซ์ K28.5 และการแปลงแบบขนาน/อนุกรม อัตราการส่งข้อมูลของ ASI จะคงที่ที่ 270MHz และอัตรารหัส MPEG-2 TS อินพุตนั้นแตกต่างกัน ดังนั้นหากต้องการใช้ FIFO เพื่อให้ได้อัตราที่ตรงกัน จำเป็นต้องควบคุมการสื่อสารระหว่างข้อมูล SPI อินพุต FIFO และ cyb923 เมื่อพิจารณาถึงประสิทธิภาพ ราคา และความซับซ้อนของโปรแกรมที่ครอบคลุม โซลูชันนี้ใช้โปรแกรมเมอร์ลอจิก CPLD ของ xilinx XC95108 การเขียนโปรแกรม VHDL ใช้เพื่อควบคุมตรรกะ การถอดรหัส ASI ก็เป็นกระบวนการที่คล้ายกันเช่นกัน cyb933 ส่วนใหญ่รับรู้การแปลง 10/8Bit การลบคำซิงโครไนซ์ K28.5 และการแปลงอนุกรมเป็นขนาน
3.1 การเข้ารหัส ASI
ในกระบวนการเข้ารหัส ASI เฉพาะข้อมูลแปดบิตของ MPEG-2 TS และนาฬิกาส่ง TS หนึ่งบิตเท่านั้นที่จะถูกป้อนเข้าสู่ CPLD เนื่องจากในรูปแบบนี้ รูปแบบ TS คือ 188 ไบต์ สัญญาณที่ถูกต้องของข้อมูล DVALID จะสูงเสมอ และ CPLD จะไม่สนใจสัญญาณนี้และรับเฉพาะข้อมูลสตรีมโค้ด TS โดยไม่สนใจส่วนหัวการซิงโครไนซ์ของสตรีมโค้ด TS สัญญาณการซิงโครไนซ์เฟรม PSYNC จะถูกละเว้นเช่นกัน CPLD เขียนข้อมูลที่ได้รับลงใน FIFO ด้วยนาฬิกาอัตรารหัส TS เมื่อ FIFO เต็มครึ่งหนึ่ง CPLD จะรับสัญญาณครึ่งหนึ่งของ FIFO จากนั้น CPLD จะส่งสัญญาณการอ่าน FIFO ไปยัง cyb923 cyb923 อ่านข้อมูลใน FIFO ที่ 27Mbps; เมื่อ CPLD นับถึง cyb923 อ่านข้อมูล FIFO จำนวนหนึ่ง CPLD จะส่งสัญญาณที่อ่านไม่ได้ของ FIFO ไปยัง cyb923 เพื่อป้องกันไม่ให้ FIFO ว่างเปล่า ความเร็วสูงสุดแบบขนานของอัตรารหัสส่ง MPEG-2 คือ 27/8=3.375Mbps และอัตราการอ่าน FIFO คือ 27Mbps ดังนั้น FIFO จะไม่ล้น โดยคำนึงถึงความล่าช้า โปรแกรมนี้ใช้ความจุที่น้อยกว่า FIFO7202 cyb923 เติมสตรีมโค้ด ASI ด้วย K28.5 เมื่อ FIFO ไม่สามารถอ่านได้เพื่อรักษาอัตราการส่งข้อมูลคงที่ที่ 270Mbps ในที่สุด ข้อมูลอนุกรมสามารถส่งผ่านสายโคแอกเชียลหลังจากถูกขับเคลื่อน ในโซลูชันนี้ การแทรกคำการซิงโครไนซ์ K28.5 ใช้วิธีการของคำซิงโครไนซ์ K28.5 ก่อนและหลังไบต์เดียวของสตรีมโค้ดการส่งข้อมูล เมื่อเทียบกับอีกสองแผนงาน โครงการนี้ค่อนข้างง่ายในการตัดสินและจัดการ
3.2 การถอดรหัส ASI
ที่จุดสิ้นสุดการรับของ ASI สตรีมโค้ด ASI อินพุตจะถูกทำให้เท่าเทียมกัน จากนั้นจึงป้อนไปยังชิป cyb933 ขั้นแรกจะล็อกนาฬิกาสตรีมโค้ด ASI โดยลูปล็อกเฟสของนาฬิกาภายใน และตรวจหาคำซิงโครไนซ์ K28.5 หลังจากพบแล้ว ลำดับสตรีมบิต ASI จะถูกกำหนด จากนั้นจึงทำการแปลงแบบอนุกรม/ขนาน
จะเห็นได้ว่าตรวจพบ K28.5 นั่นคือ การจัดตำแหน่งไบต์เป็นข้อกำหนดเบื้องต้นที่สำคัญสำหรับการถอดรหัส ASI ดังนั้น cyb933 จึงกำหนดชุดของวิธีการตรวจหาการซิงโครไนซ์ไบต์ เมื่อพิจารณาว่าข้อผิดพลาดในการส่งและสาเหตุอื่นๆ อาจทำให้เกิด K28.5 เท็จ cyb933 ใช้วิธีการยืนยันแบบไบต์คู่ นั่นคือ ไบต์ที่ต่อเนื่องกันสองไบต์เป็นทั้ง K28.5 และยืนยันการซิงโครไนซ์ไบต์ จากนั้นจึงป้อนสถานะการถอดรหัสแบบไบต์เดียวปกติ ในสถานะการถอดรหัส หาก CPLD นับ 16 ไบต์จาก 64 ไบต์ที่ถอดรหัสไม่ถูกต้อง CPLD ต้องส่งข้อมูลไปยัง cyb933 โดยกำหนดให้ cyb933 ซิงโครไนซ์ไบต์อีกครั้ง
หลังจากการซิงโครไนซ์ไบต์ เนื่องจาก K28.5 เป็นไบต์การซิงค์ที่แทรกโดย cyb923 และไม่สามารถส่งออกเป็นข้อมูลที่ถูกต้องได้ cyb933 จะละเว้นไบต์การซิงค์เหล่านี้โดยอัตโนมัติ เมื่อ cyb933 ตรวจพบข้อมูลที่ถูกต้อง cyb933 จะแสดงสัญญาณว่าข้อมูลปัจจุบันถูกต้อง หากสัญญาณนี้ถือว่าใช้ได้สำหรับการเขียนไปยัง FIFO ข้อมูลใน FIFO จะต้องเป็นข้อมูลที่ถูกต้อง เมื่อ FIFO เต็มครึ่งหนึ่ง หลังจากที่ CPLD รับสัญญาณ FIFO ได้ครึ่งหนึ่งแล้ว CPLD จะอ่านข้อมูลใน FIFO และกำหนดไบต์การซิงโครไนซ์ของแพ็กเก็ต TS ตามว่าไบต์การอ่านเป็น 047H หรือไม่ หากพบคำซิงโครไนซ์ของแพ็กเก็ต TS มันจะคืนค่าสัญญาณการซิงโครไนซ์เฟรมที่เกี่ยวข้อง ในขณะนี้ จำนวน CPLD 188 จะคืนค่าแพ็กเก็ต TS ที่สมบูรณ์ หากไบต์ถัดไปไม่ใช่ 047H แสดงว่าข้อมูลที่ป้อนไม่ถูกต้อง CPLD จะละทิ้งข้อมูลเหล่านี้จนกว่าจะพบคำซิงโครไนซ์ 047H ในช่วงเวลานี้ CPLD จะส่งออกแพ็คเกจเปล่า TS หลังจากการซิงโครไนซ์แพ็กเก็ตใหม่ CPLD จะเริ่มนับและส่งออกแพ็กเก็ต MPEG-188 TS 2 ไบต์ที่ถูกต้อง ซึ่งจะกู้คืนสัญญาณ SPI 11 บิตที่ถูกต้อง ในทำนองเดียวกัน เมื่อข้อมูล FIFO ไม่สามารถอ่านได้ CPLD จะส่งออกแพ็กเก็ต TS ที่ว่างเปล่าด้วย เพื่อรักษาอัตราโค้ด MPEG-2 เอาต์พุตที่คงที่
ในการออกแบบการแปลง SPI เป็น ASI การเข้ารหัส ASI จะดำเนินการโดยตรงกับข้อมูล SPI โดยไม่คำนึงถึงปัญหาข้อผิดพลาดบิต ข้อพิจารณาหลักคือข้อมูล SPI จะถูกส่งออกโดยตรงจาก MB390 โดยไม่มีการส่งข้อมูลทางไกล ซึ่งจะช่วยลดความซับซ้อนของการควบคุมลอจิกการเข้ารหัส ASI ในกระบวนการถอดรหัส ASI ข้อมูล ASI จะถูกส่งผ่านระยะไกล และต้องพิจารณาปัจจัยข้อผิดพลาด ดังนั้นจึงมีการเพิ่มการออกแบบการซิงโครไนซ์ซ้ำของไบต์และแพ็กเก็ตเพื่อเพิ่มความสามารถในการป้องกันการรบกวน โครงการนี้ได้ตระหนักถึงการแปลง SPI/ASI ร่วมกันเป็นอย่างดีในการใช้งานจริง
สินค้าอื่น ๆ ของเรา:
